(19) 日本国特許庁 (JP)

(12) 特許公報(B2)

(11)特許番号

第2546223号

(45)発行日 平成8年(1996)10月23日

(24)登録日 平成8年(1996)8月8日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ			技術表示箇所
G11B	19/06	501		G11B	19/06	501C	
H02P	5/41	302		H02P	5/41	3 0 2 Z	
H03K	3/033			H 0 3 K	3/033		

請求項の数2(全 8 頁)

(21)出願番号	特願平3-10492 1	(73) 特許権者	000004329
(22)出魔日	平成3年(1991)2月28日		日本ピクター株式会社 神奈川県横浜市神奈川区守屋町3丁目12
(22) 四殿日	一种 3 年 (1991 <i>)</i> 2 月 20 日		神宗川泉傾映巾神宗川区寸屋町 3] 日12 番地
(65)公開番号	特開平4-274052	(72)発明者	岩井 広
(43)公開日	平成4年(1992)9月30日		神奈川県横浜市神奈川区守屋町3丁目12
			番地 日本ピクター株式会社内
		(74)代理人	弁理士 下田 容一郎 (外1名)
		審查官	管 學
		(56)参考文献	特開 平1-300469 (JP, A)
			特開 昭62-31064 (JP, A)
			特開 昭63-14373 (JP, A)
			特開 昭63-281268 (JP, A)
			特開 平3−12063 (JP, A)
			実開 昭60-155046 (JP, U)

(54)【発明の名称】 タイミング調整装置

1

(57)【特許請求の範囲】

【請求項1】 基準時間を発生する基準時間発生手段 と、第1の電流を発生する第1の電流源と、可変抵抗器 の抵抗値に応じた大きさの第2の電流を発生する第2の 電流源と、前記基準時間発生手段で発生した基準時間に コンデンサを前記第1の電流源で発生した電流で放電 (充電) した後、前記第2の電流源で発生した電流でと のコンデンサを再び充電(放電)するよう制御する充放 電制御手段と、前記コンデンサの端子電位に応じたタイ ミングの出力インデックス信号を発生する信号発生手段 10 ク装置のインデックス信号や、ビデオテープレコーダ とを備えたことを特徴とするタイミング調整装置。

【請求項2】 モータの回転速度に対応する周波数のF G信号に基いて基準周波数信号発生手段で発生させた基 準周波数信号を計数するカウンタを備えてのカウンタの 計数値に応じた速度制御信号を出力する速度制御回路

と、この速度制御回路の出力に応じてモータを回転駆動 する駆動回路とを備え、基準時間発生手段はそのカウン タの計数値に基いて基準時間を発生するようにしたこと を特徴とする請求項1記載のタイミング調整装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、フロッピーディスク装 置(以下、FDDと称する)やハードディスク装置(以 下、HDDと称する)等の磁気ディスク装置や光ディス (VTR)のPG信号等のタイミング調整装置に関する ものである。

[0002]

【従来の技術】従来から例えばFDD等の磁気ディスク 装置では、ディスク1回転に1パルスのインデックス信

号を発生させ、記録トラックの書き始めを決めるように している。とのインデックス信号のタイミングは、ディ スクの互換性を取れるようディスクの特定の回転角度位 置で発生させなければならず、例えば3.5インチのF DDの場合、温度、経時変化等を含めて基準値に対して ±0.72 (±400 µ s e c) の許容範囲に入れる 必要がある。しかし、ディスクの回転に応じてインデッ クス信号を発生するインデックス信号発生手段の取り付 け精度は、通常±2°程度の誤差が見込まれることか ら、最終的には、インデックス信号をタイミング調整装 10 置を用いて誤差の補正をして必要な精度を得ている。

【0003】以下に、この従来のインデックス信号のタ イミング調整装置の説明をする。図9は従来のタイミン グ調整装置の回路図、図10はその動作を示すフローチ ャートである。このタイミング調整装置100は、トラ ンジスタQ41、抵抗R41~R45、コンデンサC4 1およびコンパレータCMP41で構成し、抵抗41と*

$$Vc = VDO \cdot (1 - EXP (-t / (C41 \cdot R41)))$$

【0005】また、コンパレータCMP41は、閾値と V1とコンデンサC41の電位Vcとを比較し、V1< Vcの部分では、出力インデックス信号をLレベルとす※

$$T d = -C41 \cdot R41 \cdot LN (1-V1/VDD)$$

すなわち、有効な前縁のタイミングは、遅延時間Td1 の変化によって調整される。式2に示されるように、遅 延時間Tdlは抵抗R41の抵抗値に比例するから、と の抵抗R41を可変とすれば、出力インデックス信号の 有効な前縁のタイミングを調整することができるタイミ ング調整装置が容易に構成できることとなる。

[0006]

【発明が解決しようとする課題】しかし、式2に示され るように、遅延時間Td1はコンデンサC41の値にも 比例するから、このコンデンサC41の値が、例えば温 度特性や経時変化等により変化すると遅延時間Td1も それに伴って変化してしまうため、出力インデックス信 号の有効な前縁のタイミングも変化してしまう。この出 カインデックス信号のタイミングの変化が、前述した許 容範囲を超えて大きくなってしまうと、ディスクの互換 性を取れなくなってしまう。また、インデックス信号の タイミングは、ディスクの回転角度位置で規定されてい 40 るので、遅延時間Td1は、ディスクの回転速度に反比 例して変える必要があるが、ディスクの回転速度を30 0rpmと360rpmで切り換えて用いるためには、 関値である基準電位V1も切り換える必要がある。しか し、高い精度で必要な基準電位V1を切り換えることは 制御技術をもってしても難しく、回転速度を切り換えた ときの出力インデックス信号のタイミング誤差が大きく なってしまう問題がある。本発明は、このような課題を 解決するためなされたもので、その目的は温度や経時変

* コンデンサC41で決る時定数で入力インデックス信号 を遅延させるようにしている。タイミング調整の具体的 な方法は、抵抗R41を可変として遅延時間を調整する ことにより行なっている。

【0004】インデックス信号発生手段で発生したタイ ミング調整装置100の入力インデックス信号は、能動 状態のときしレベルとなる負論理の信号であり、その前 縁が有効タイミングである。すなわち、このインデック ス信号がHレベルである期間においては、トランジスタ Q41を導通してコンデンサC41の電荷を放電し、コ ンデンサC41の端子電位をほぼ零にする。一方、入力 インデックス信号がLレベルである期間、すなわち有効 なタイミングの前縁から後縁までの期間においては、ト ランジスタQ41は非導通となり、コンデンサC41は 抵抗R41によって充電されて、コンデンサC41の端 子電位Vcは前縁からの経過時間をtとすれば、式1に 示されるような変化をする。

(1)

※る。この結果、入力インデックス信号の前縁から式2で なる抵抗R44およびR45の分圧比で定まる基準電位 20 示される遅延時間Td1後に出力インデックス信号の前 縁が現れ、入力インデックス信号の後縁の直後に出力イ ンデックス信号の後縁が現れる。

$$-V 1 / V DD) \qquad (2)$$

とにある。

[0007]

【課題を解決するための手段】前記課題を解決するため 本発明に係るタイミング調整装置は、基準時間を発生す る基準時間発生手段と、第1の電流を発生する第1の電 流源と、可変抵抗器の抵抗値に応じた大きさの第2の電 流を発生する第2の電流源と、前記基準時間発生手段で 発生した基準時間にコンデンサを前記第1の電流源で発 生した電流で放電(充電)した後、前記第2の電流源で 発生した電流でとのコンデンサを再び充電 (放電) する よう制御する充放電制御手段と、前記コンデンサの端子 電位に応じたタイミングの出力インデックス信号を発生 する信号発生手段とを備えた。

[8000]

【作用】本発明に係るタイミング調整装置は、出力イン デックス信号の遅延時間を基準時間と抵抗の比によって 決定し、その発生タイミングをディスクの回転角度位置 と等価とする。

[0009]

【実施例】以下、本発明の実施例を添付図面に基づいて 説明する。図1は本発明の第1実施例に係るタイミング 調整装置のブロック構成図、図2はその回路図、図3は その動作を示すタイミングチャートである。タイミング 調整装置1は、第1の電流源2、基準時間発生手段3、 第2の電流源4、可変抵抗VR1、充放電制御手段5、 コンデンサC21および信号発生手段6で構成する。な 化に対して安定であるタイミング調整装置を提供すると 50 お、この実施例ではコンデンサC21の一端は接地され 10

ているが、これに限らず安定した電位に接続されていれ ばよい。

【0010】この構成における動作原理をタイミングチ ャートを用いて説明する。コンデンサC21の端子電位 Vcは、初期は基準電位V1に充電されている。次に、*

 $\Delta V = T c 1 \cdot I 1 / C 2 1$

【0011】その後、入力インデックス信号がLレベル の期間、第2の電流源4の抵抗VR21の抵抗値に応じ※

 $Td2 = \Delta V \cdot C21/I2$

ととで、式4を式3に代入すると式5が得られる。

 $Td2 = Tc1 \cdot I1/I2$

すなわち、充電に要する時間Td2は、基準時間Tc1 と、温度や経時変化に対して値が安定している電流 11 と、同様に値が安定している抵抗VR21によって決定 される電流I2との比で定まり、コンデンサC21の値 に影響されないこととなる。

【0012】基準周波数信号であるクロック信号fc は、ナンドゲートG21の一方の入力端子、Dタイプの フリップフロップF21およびF22に供給される。同 時に、このフリップフロップF21およびF22には、 入力インデックス信号も供給され、その出力信号はアン ドゲートG22に入力する。このアンドゲートG22で は、所定条件の下に入力インデックス信号前縁に同期し たクロック信号 f c の 1 周期幅のリセット信号を生成 し、カウンタCNT21のリセット端子Rに供給する。 このカウンタCNT21の8番目の出力端子O8の出力 信号がインバータ121で反転してナンドゲートG21 の他方の入力端子に供給される。従って、インバータⅠ★

 $128 = R23 \times VDD/((R22+R23) \times R26)$

(6)

【0014】また、第2の電流源4は、トランジスタQ 30☆R21で構成されており、トランジスタQ33のコレク 29~Q34、抵抗R27~R30および可変抵抗器V☆ タから式7に示される電流133が出力される。

 $133 = R28 \times VDD/((R27 + R28) \times VR21)$

CCC, R23/(R22+R23) = R28/(R27+R28)に設定すると、式(6)および式(7)か◆

 $133 = 128 \times R26 / VR21$

の関係が導き出され、前述の電流の比は抵抗の比で決定 されることが判る。

【0015】また、充放電制御手段5は、トランジスタ Q35、Q36および抵抗R31~R34で構成されて レベルである期間、すなわち基準時間Tc1の間では、 トランジスタQ35は非導通となり、第1の電流源2で 発生する電流 I 1 でコンデンサC 2 1 を放電させ、これ 以外の期間、すなわち時間Td2の間では、トランジス タQ36は非導通となり、第2の電流源4で発生する電 流 12でコンデンサC21を充電する。

【0016】また、信号発生手段6は、トランジスタQ 37、Q38、抵抗R35~R38、アンド回路G23 およびインバータI22で構成されており、抵抗R35米 *第1の電流源2で発生した電流 | 1により入力インデッ クス信号に基づいて基準時間発生手段3で設定された基 準時間Tc1だけ放電することにより端子電位Vcは、 電位V2まで式3で示されるAVだけ低下する。

(3)

※た電流 I 2 によって再び基準電位 V 1 まで充電する。 C の充電に要する時間Td2は、式4で表わされる。

(4)

(5)

★21で反転した信号がHレベルのときには、カウンタC NT21のカウント入力CKには、クロック信号fcが 供給される。このカウンタCNT21のカウントが12 8カウントに達すると、8番目の出力端子O8の出力信 号がHレベルとなり、ナンドゲートG21の他方の入力 端子にはインバータI21で反転したLレベルの出力信 号が供給される。従って、カウンタCNT21のカウン ト入力CKにはクロック信号fcが供給されなくなり、

20 カウンタCNT21はカウントを停止する。すなわち、 入力インデックス信号の前縁から128カウント(基準 時間 T c 1) の間は、カウンタ C N T 2 1 の 8 番目の出 力端子〇8の出力信号はLレベルであり、これ以外の期 間はHレベルとなる。

【0013】第1の電流源2は、トランジスタQ21~ Q28および抵抗R22~R26で構成されており、ト ランジスタQ28のコレクタからエミッタへ式6に示さ れる電流 I 28が流れる。

(8)

(7)

*およびR36でトランジスタQ37のベースに一定電位 を与える。従って、このベース電位より約0.7ボルト 高いエミッタ電位が基準電圧V1となる。コンデンサC 21の電位が基準電位V1に達した後も第2電流源で発 おり、カウンタCNT21の8番目の出力端子O8がL 40 生した電流がコンデンサC21に流れると、との電流は トランジスタQ37のエミッタを通ってコレクタに流 れ、トランジスタQ38を駆動する。このトランジスタ Q38のコレクタ出力と入力インデックス信号は、入力 負論理のアンドゲートG23でアンド動作し、さらに、 インバータI22で反転して出力される。

> 【0017】この結果、入力のインデックス信号の前縁 から式9で示される遅延時間Tsだけ遅れたタイミング で出力インデックス信号の前縁が現れ、後縁は入力イン デックス信号の後縁と同時に現れる。

> > (9)

 $T s = T c 1 + T d 2 = T c 1 \times (1 + VR 2 1 / R 2 6)$

との9式から、遅延時間Tsは、抵抗VR21およびR 26の抵抗比で決定されコンデンサC21の影響を受け ないことが判る。また、遅延時間Tsは、基準時間Tc 1に比例するので、カウンタCNT21のカウント値や クロック信号の周波数を切り換えることで精度良く遅延 時間Tsを切り換えることができる。

【0018】図4は本発明の第2実施例に係るタイミン グ調整装置のブロック構成図、図5はこのタイミング調 整装置の動作を示すタイミングチャートである。との実 施例は、基準周波数信号とFG信号に基いて駆動回路7 10 を駆動してモータ8の回転速度を制御するよう構成して おり、この回転速度を制御する速度制御回路9の一部を 図6に示す基準時間発生手段10として用いたものであ る。上記基準周波数信号は、発振回路12および分周比 切換回路13で構成される基準周波数信号発生手段14 で生成される。

【0019】モータ8のFG信号は、FG増幅整形回路 11で波形整形され、インパータ 150で反転され、基 準周波数信号と上記基準時間発生手段10の一部をなす カウンタCNT51およびCNT52で構成されるデジ 20 タルモノマルチ回路15で速度制御信号に変換され、増 幅器、抵抗およびコンデンサで構成されるローパスフィ ルタ16を介して駆動回路7にフィードバックするよう 構成されている。分周比切換回路13は、カウンタと論 理回路で構成され、発振回路12の発振信号およびイン バータ I 5 3 で反転したディスク回転数を指示する信号 が入力される。この構成により、モータ8は、所定の回 転速度に制御される。

【0020】図7に示すように、基準周波数信号は、セ ラミックまたは水晶発振子を用いた発振回路12と分周 30 比切換回路13で生成され、所定の周波数の信号に変換 された後、基準時間発生手段10に供給される。との回 路構成の場合、基準周波数信号発生手段14で発生する 基準周波数信号の周波数はモータ8の所定回転速度に比 例して設定される。

【0021】この実施例においては、図6に示すデジタ ルモノマルチ回路15を構成しているカウンタCNT5 1で基準時間を発生させる。図4に示すインバータ15 2で反転された入力インデックス信号は、図6に示すD されたFG信号と同期化される。このフリップフロップ F51の出力信号の立ち下がりエッジでフリップフロッ プF52をセットする。すなわち、入力インデックス信 号が能動状態(換言すればインバータ 152の出力信号 がHレベル)になった直後のFG信号の立ち上がりエッ ジで、フリップフロップF52はセットされる。上記フ リップフロップF51およびフリップフロップF52で 充放電制御手段17を構成する。また、ほぼ同じタイミ ングで、カウンタCNT51もリセットされ基準周波数 周波数信号を512カウントすると、出力端子010の 出力信号がHレベルにしてフリップフロップF52をリ セットする。

【0022】この結果、図8に示す第1電流源18また は第2電流源19へ入力されるフリップフロップF52 の出力信号は、カウンタCNT51が基準周波数信号を 512カウントする期間だけしレベルとなり、基準時間 Tc2として動作する。フリップフロップF52の出力 信号がLレベルの期間、すなわち基準時間Tc2の間 は、増幅器A52、トランジスタQ54および抵抗R5 1で構成される第1の電流源18が動作し、コンデンサ C51を放電し、コンデンサC51の端子電位はV11 からV21へと低下する。また、フリップフロップF5 2の出力信号がHレベルの期間、すなわち時間Td3の 間では、増幅器A51、トランジスタQ52および抵抗 VR51で構成される第2の電流源19が動作し、コン デンサC51の端子電位を再びV11まで充電する。な お、20は信号発生手段を示す。

【0023】第1の電流源18で発生する電流は、抵抗 R51に比例し、第2の電流源19で発生する電流は、 抵抗VR51に比例するので、第1実施例と同様に、抵 抗VR51によって出力インデックス信号のタイミング を調整することができる。ここで、基準時間を決定する 基準周波数信号は、前述したようにモータ8の所定の回 転速度に比例しているから、基準時間も同様に所定回転 速度に比例することになる。また、遅延時間は、ディス クの回転速度に反比例しているから、インデックス信号 のタイミングは、ディスクの回転角度位置と等価にな り、ディスク回転数を300rpmと360rpmで切 り換えた場合でも、タイミング誤差が小さく、温度や経 時変化に対して安定なタイミング調整を行なうことがで

【0024】このように、この実施例では速度制御回路 の一部を基準時間発生手段として用いているため、これ らの部分を同じICチップ上に構成すれば、タイミング 調整装置は、全体として小型に構成できる。なお、この 実施例では速度制御回路をデジタルモノマルチ回路とし て説明したが、基準周波数信号とカウンタを備えた他の 構成としてもよい。また、この実施例では基準時間で放 タイプのフリップフロップF51に供給され、波形整形 40 電した後に充電するようにしたが、逆に基準時間に充電 した後に放電する構成としてもよく、この充放電の際に 時間差を設けるようにしてもよい。さらに、この実施例 では基準時間の発生はFG信号に同期させるようにした が、必ずしもこれにとらわれることなくFG信号と非同 期であってもよい。

[0025]

【発明の効果】以上説明したように、本発明に係るタイ ミング調整装置によれば、出力インデックス信号の遅延 時間は、基準時間と抵抗の比によって決り、コンデンサ 信号のカウントを開始する。カウンタCNT51で基準 50 の値の影響を受けないから、例えコンデンサの値が温度 9

変化等により変わっても、出力インデックス信号の有効 な前縁のタイミングは変わらない。また、抵抗は経時変 化も少ないので、インデックス信号のタイミングの変化 が許容範囲を超えることはなく、互換性が確保される。

【図面の簡単な説明】

【図1】本発明の第1実施例に係るタイミング調整装置 のブロック構成図

【図2】本発明の第1実施例に係るタイミング調整装置 の回路図

【図3】本発明の第1実施例に係るタイミング調整装置 10 の動作を示すタイミングチャート

【図4】本発明の第2実施例に係るタイミング調整装置 のブロック構成図

【図5】本発明の第2実施例に係るタイミング調整装置 の動作を示すタイミングチャート *【図6】基準時間発生手段の回路図

【図7】基準周波数信号発生手段の回路図

【図8】第1電流源、第2電流源および信号発生手段の 回路図

10


【図9】従来のタイミング調整装置の回路図

【図10】従来のタイミング調整装置の動作を示すフロ ーチャート


【符号の説明】

1…タイミング調整装置、2、18…第1の電流源、3、10…基準時間発生手段、4、19…第2の電流源、5、17…充放電制御手段、6、20…信号発生手段、7…駆動回路、8…モータ、9…速度制御回路、11…FG増幅整形回路、12…発振回路、13…分周比切換回路、14…基準周波数信号発生手段、15…デジタルモノマルチ回路、16…ローバスフィルタ。


【図1】




【図9】




【図10】




【図5】



【図2】




[図3]




}


【図4】



【図8】



[図7]



【図6】

